手球厂家
免费服务热线

Free service

hotline

010-00000000
手球厂家
热门搜索:
技术资讯
当前位置:首页 > 技术资讯

看一看:一种基于FPGA技术的高频疲劳试验机控制

发布时间:2021-11-18 09:24:02 阅读: 来源:手球厂家

摘要:将现场可编程门阵列(FPGA)利用在高频疲劳实验机控制器中,以此来满足高频疲劳实验机对波形频率等方面的特殊要求,使系统整体性能得到提高。关键词:FPGA,高频疲劳实验机,波形产生器1 引言1.1 高频疲劳实验机控制器简介高频疲劳实验机是1种主要用于测定金属及其合金材料在室温状态下的拉伸、紧缩或拉、压交变负荷的疲劳性能实验的机器拆迁房子房产证怎么办。其特点是可以实现高负荷、高频率、低消耗,从而缩短实验时间,降落实验费用,是我国工业发展的主要测试设备之1。传统的高频疲劳实验机控制器主要通过光学放大机构来直接测力或振幅,内部采取大量分立元件,所带来的问题有:读数不方便;结构比较复杂,控制精度不高;由于采取大量分立元件,系统稳定性差,易受外界干扰;操作比较繁琐。1.2 FPGA简介现场可编程门阵列FPGA(FieldProgrammable Gate Array)是美国Xilinx公司于1984年首先开发的1种通用型用户可编程器件。FPGA既具有门阵列器件的高集成度和通用性,又有可编程逻辑器件用户可编程的灵活性。FPGA由可编程逻辑单元阵列、布线资源和可编程的I/O单元阵列构成,1个FPGA包括丰富的逻辑门、寄存器和I/O资源。1片FPGA芯片就可以够实现数百片乃至更多个标准数字集成电路所实现的系统。FPGA的结构灵活,其逻辑单元、可编程内部连线和I/O单元都可以由用户编程,可以实现任何逻辑功能,满足各种设计需求。其速度快,功耗低,通用性强,特别适用于复杂系统的设计。使用FPGA还可以实现动态配置、在线系统重构(可以在系统运行的不同时刻,按需要改变电路的功能,使系统具有多种空间相干或时间相干的任务)及硬件软化、软件硬化等功能。鉴于高频疲劳实验机控制器控制范围比较大,功能复杂,故我们在研制进程中,在传统实验机控制器的基础上,通过FPGA技术及微机技术2者的结合,来全面提升控制器系统的性能,使整机的工作效率、控制精度和电气系统可靠性得到了提高,且操作方便而又不乏技术的先进性。2 控制器结构及内容本控制系统的整体结构如图1所示。图1中,下位机是全部高频疲劳实验机控制器的核心。用于实现产生控制实验机的控制信号和数据,反馈信号的处理,和和上位机进行数据通讯。其控制功能强弱也直接影响着全部控制器性能的好坏。图中波形产生器是用于鼓励和保持电磁激振器的振动。在此,波形产生器应输出正弦波。

3 系统采取的技术线路系统在实现技术参数、功能要求的基础上拆迁房子家具有的赔吗,结合目前微机及FPGA等微电子技术,采取了以下主要技术线路:(1)下位机是系统控制的核心。由于本系统控制范围相对比较复杂,控制对象具1定特殊性(如高频率,高负荷等),且牵涉到控制电机,故不采取传统的8位机,而是考虑采取功能相对更强大,速度更快的16位机—87C196系列。(2)激振器要求输入波形为正弦波,实验的频率范围为80~250Hz。另外,系统还应当能够进行扫频实验。在扫频实验中,系统以1Hz为步上进行扫频(粗调),再在粗调的基础上进行微调(以0.1Hz为步长),以肯定系统的共振点。可以看出,能产生精度为0.1Hz波形的电路模块是全部系统设计中很关键的1部分,也是设计难点之1。这部分如通过单片机或其它专用芯片则不能或很难实现。系统采取FPGA作波形产生器,见图1中虚线框所示部分。这样做的优点是:高速(1般芯片频率最少几10兆,乃至上百兆)且能满足上述精度要求;采取数字电路实现,抗干扰性好;能把其它逻辑电路也集成至该芯片中,省掉了许多分立元件,同时也减少了体积;能够按需改变波形。(3)直流调速通过变压实现,而变压则通过采取晶闸管的可控整流器来完成。通过单片机输出可变电压给移相触发器,触发器输出可控导通角给可控整流器,实现电机速度的调解。有益于提高系统的可靠性。(4)系统部分重要信号用数字滤波器滤波,该数字滤波器用FPGA实现。与软件滤波相比,此方法有益于改进信号的滤波效果,且滤波速度得到很大提高。4 部分模块设计FPGA部分可划分成两个模块,其中正弦波产生器模块又可细分成几个小模块,如图2所示。

4.1 锁存器设计锁存器用来将单片机送来的频率数据锁存稳定在FPGA中,可以用片内的锁存器资源(或用触发器)来构成。4.2 运算器设计运算器是用来将频率数据转换成正弦波点与点之间的定时数据。该运算器实际上终究可转换成1除法器。该除法器描述以下:

—VECTOR(WIDTH— R-1 DOWNTO 0));END COMPONENT;上述描述实际上是调用了Altera公司的参数化模块库(LPM)中的1个元件。元件描述后,只要在程序中用Generic map和port map语句映照该元件即可。所要注意的是,上述口信号remainder是numerator和denominator模运算的结果,所以应将remainder与denominator/2相比较,实际结果应在比较的基础上决定加1还是不加1。4.3 定时器设计定时器根据运算器传来的定时数据定时。它可以通过对基准时钟计数来实现,当定时时间1到,就触发波形的输出。设计中采取了两个计数模块来同时计数,1个模块计数时钟的上边沿,而另外1模块则计数时钟的下边沿。这样相当于使系统时钟频率提高了1倍,充分利用了系统资源。4.4 波形输出波形输出是当定时器满足定时要求触发后就输出此时的正弦值,多个点的触发输出就构成了1个正弦波。为节省芯片资源,这部分求某时正弦值的功能不采取构造运算器来算出正弦值,而是利用查表结构。象Xilinx公司FPGA芯片则可以利用CLB块来配置RAM或直接利用Logiblox来生成。还有象Altera公司的Flex10k系列就用查找表结构(LUT)来构建片内ROM或RAM。在工程文件中创建RAM或ROM块以后,可以通过将各时刻的正弦值(以ASCII字符表示)写进MIF文件(初始化文件)中,从而存储在RAM或ROM块中。在定时器触发后生成该时的地址,通过查询该RAM或ROM块即可输出该时得正弦值。5 芯片的具体实现本系统的FPGA采取Altera公司的Flex10k系列芯片。芯片利用开发软件Max+plusII将各个模块(图1虚线框部分)用VHDL语言描述并输入,由软件自动编译、综合、布局和布线,生成编程用的数据文件,加载到FPGA的配置存储单元。对FPGA芯片进行配置可有多种模式,由于本系统中有单片机,所以采取串行从模式,省掉了用1片EPROM来存储编程数据。当系统上电时,单片机自动将存在其内部的配置数据送到FPGA内部存储单元中。6 结束语系统通过引进现场可编程门阵列芯片FPGA,来实现波形产生器这1模块,且将周围其他数字逻辑电路也集成至该芯片中。这样既可以解决了系统的特殊性,又增强系统抗干扰性,提高控制精度,也简化了调试。另外,本系统还将波形产生器、滤波器等硬件通过VHDL语言在FPGA芯片中实现,而将控制算法等软件用FPGA这1硬件来实现,使系统体现出“硬件软化,软件硬化”这1重要特点。参考文献1 Altera公司.The Programmable Logic Data Book.20002 Jesse H.Jenkins.Designing with FPGA and CPLD.19953 张明勋.电力电子设备设计和利用手册.北京:机械工业出版社,1990.64 天水红山实验机厂.PLG-10型高频疲劳实验机技术讲座.1980.1(end)资讯分类行业动态帮助文档展会专题报道5金人物商家文章